quartus ii 9.0是由Altera公司推出的一款綜合性CPLD/FPGA開發(fā)軟件，擁有強大的設(shè)計能力和直觀易用的接口，支持更多常用組件，可以一鍵導入，幫助設(shè)計者進行更好地調(diào)試，實用性還是非常的強的，因此受到越來越多的數(shù)字系統(tǒng)設(shè)計者的歡迎，到目前為止可以說的上是FPGA、CPLD以及結(jié)構(gòu)化ASIC設(shè)計方面的領(lǐng)導者。該軟件具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點，除了可以使用Tcl腳本完成設(shè)計流程外，還提供了完善的用戶圖形界面設(shè)計方式，在編譯模式下，用戶輸入指令會被自動補齊，開發(fā)速度將大幅提升，而且提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計實體文件，以及能夠使用SignalTap II邏輯分析工具進行嵌入式的邏輯分析，全方面滿足你的使用需求，可不要錯過這款軟件哦。

ps：此次小編帶來的是quartus ii 9.0破解版，附帶的破解補丁可完美激活軟件，從而無限制免費使用所有功能，親測有效，歡迎有需要的小伙伴們前來面對下載體驗。

軟件特色

-可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計實體文件

-芯片（電路）平面布局連線編輯

-LogicLock增量設(shè)計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊

-功能強大的邏輯綜合工具

-完備的電路功能仿真與時序邏輯仿真工具

-定時/時序分析與關(guān)鍵路徑延時分析

-可使用SignalTap II邏輯分析工具進行嵌入式的邏輯分析

-支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件

-使用組合編譯方式可一次完成整體設(shè)計流程

-自動定位編譯錯誤

-高效的期間編程與驗證工具

-可讀入標準的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件

-能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件

quartus ii 9.0破解版安裝教程：

1、在本站下載解壓，得到quartus ii 9.0安裝包和破解文件夾；

2、雙擊運行軟件包中的"setup.exe"程序，進入軟件安裝向?qū)В?/p>

3、點擊"I accept..."接受安裝許可協(xié)議，依提示進行下一步；

4、按默認目錄進行安裝，用戶也可自行更改；

5、選擇安裝類型，推薦使用Complete完整類型；

6、軟件正在安裝中，耐心靜待一小會直到安裝完成；

7、打開軟件，點擊Tools-License Setup；

8、復制NIC ID，暫時先不關(guān)閉此界面；

9、以記事本方式打開破解文件夾中的license.DAT，再將剛剛復制的ID粘貼進去；

10、在將修改好的license.DAT文件復制到軟件安裝目錄下；

默認目錄【C:\altera\90sp2】

11、回到第八步驟中的界面，點擊三個點改成我們剛剛放置License的路徑；

12、最后將破解文件夾中bin32目錄下的sys_cpt.dll復制到安裝目錄下進行替換；

默認目錄【C:\altera\90sp2\quartus\bin】

13、至此，以上就是quartus ii 9.0破解版詳細安裝教程，希望對用戶有所幫助。

常見問題

一、多功能管腳的設(shè)置？

在用FLASH分配完管腳后編譯出現(xiàn)如下錯誤：

Error： Can’t place multiple pins assigned to pin location Pin_108 （IOC_X34_Y2_N0）

nfo： Fitter preparation operations ending： elapsed time is 00:00:00　

Error： Can‘t fit design in device

Error： Quartus II Fitter was unsuccessful. 2 errors， 0 warnings

Error： Quartus II Full Compilation was unsuccessful. 4 errors， 56 warnings

原因是不能分配給多功能管腳PIN_108。

這是由于PIN_108是一個多功能管腳，還有一個功能是nCEO，也是默認的功能。如果要用它當普通IO，需要提前設(shè)置一下：assignments》device》device and pin options》dual-purpose pins里面把nCEO設(shè)置成use as regular i/o就可以了。

二、仿真時存儲器初始化？

在使用FPGA內(nèi)部的RAM時，會有一個初始化文件.mif，給RAM加上初始值或當作ROM用，因此仿真時必須把相應數(shù)據(jù)導入，首先要把mif文件轉(zhuǎn)換為.hex文件或.rif文件。

在Quartus II環(huán)境下，打開mif文件，點Save As，選擇Hexadecimal（Intel-Format） File（*.hex），或者點擊Export，用Save as type選擇RAM Initialization File （*.rif），也可能在命令行下輸入：

mif2rif 

打開ram模塊文件，找到lpm_file或init_file，指向剛剛生成的hex文件或rif文件。

lpm_ram_dp_component.lpm_file = “path

使用hex文件時，不需要compiler directives，使用rif文件時，需要加入USE_RIF，如下

vlog -work alter_mf altera_mf.v +define+USE_RIF=1

這樣就完成了數(shù)據(jù)導入。

三、多模塊或多進程驅(qū)動同一信號？

Error （10028）： Can‘t resolve multiple constant drivers for net “FLASH_A［7］” at led.v（32）

用Verilog描述電路時，一個信號只能在一個進程中驅(qū)動，如果在多個進程中對其驅(qū)動的話將產(chǎn)生如上錯誤。解決方法為可以另加一個信號，通過在另一個進程中監(jiān)視這個信號做出相應的動作。

提取碼：cud5