雖然AMD Ryzen 9000系列處理器現(xiàn)在已經(jīng)正式發(fā)布，但是客觀來(lái)說(shuō)，它目前還沒(méi)有真正獲得消費(fèi)者的認(rèn)可，主要原因是其實(shí)際性能明顯低于AMD的官方宣傳，非常尷尬。

對(duì)此AMD官方給出了多種說(shuō)法，其總體意思是說(shuō)Ryzen 9000系列處理器的實(shí)際性能現(xiàn)在因?yàn)槎喾N原因，尚未完全釋放、發(fā)揮出來(lái)，承諾將逐步推出多項(xiàng)舉措進(jìn)行改善，截至目前部分措施已經(jīng)出爐。

比如，聯(lián)合微軟在Windows更新中推送了KB5041587補(bǔ)?。ㄕ?qǐng)參閱圖二），發(fā)布AGESA 1.2.0.1固件更新（請(qǐng)參閱圖三）等等，本文的討論主題是后者。

目前，AMD已經(jīng)正式發(fā)布了AGESA 1.2.0.1固件更新（相當(dāng)于是主板BIOS的底包），并且已經(jīng)提供給了廣大主板合作廠商，主板廠商也已經(jīng)分別發(fā)布了包含AGESA 1.2.0.1的新版BIOS更新，請(qǐng)注意：最新版本是AGESA 1.2.0.2。

——那么，AGESA 1.2.0.2固件更新到底做了哪些改進(jìn)？為什么能提升Ryzen 9000系列處理器的性能呢？

看到這里，可能有一部分朋友會(huì)說(shuō)，AGESA 1.2.0.1固件增加了105W功耗模式（請(qǐng)參閱下圖），解除了一些功耗方面的限制，可以提升Ryzen 9000系列處理器的多核性能，所以可以提高處理器的整體性能。

這個(gè)回答是正確的，但并不全面，只是一部分，AMD在AGESA 1.2.0.2固件更新中還做了另外一項(xiàng)重要改進(jìn)，那就是大幅降低了跨CCD延遲。

要理解這項(xiàng)改進(jìn)，首先就要理解什么是處理器的“CCD”和“跨CCD延遲”？對(duì)于大多數(shù)普通數(shù)碼愛(ài)好者朋友來(lái)說(shuō)，這些概念稍微有點(diǎn)復(fù)雜，理解有一定難度，下面小編簡(jiǎn)要地介紹一下。

“CCD”的概念僅適用于AMD的處理器，一般來(lái)說(shuō)，在討論“CCD”時(shí)通常都會(huì)同時(shí)提到另外一個(gè)概念“CCX”，它們總是成對(duì)出現(xiàn)的，讀者必須正確理解它們是什么和彼此之間的關(guān)系。

“CCX”是AMD Zen架構(gòu)處理器的最基本組成單元，每個(gè)CCX通常包含多個(gè)處理器內(nèi)核（型號(hào)不同，數(shù)量不同），每個(gè)核心都有獨(dú)立的L1與L2緩存，CCX內(nèi)部的核心是可以被單獨(dú)關(guān)閉、禁用的，而CCD相當(dāng)于是CCX的復(fù)合體。

AMD的入門(mén)級(jí)和中端處理器通常只有一個(gè)CCD，高端型號(hào)會(huì)有兩個(gè)CCD（請(qǐng)參閱上圖）。舉例來(lái)說(shuō)，在Zen 3架構(gòu)處理器中，每個(gè)CCD包含一個(gè)CCX，而每個(gè)CCX包含最多8個(gè)內(nèi)核。Ryzen 5 5600X擁有一個(gè)CCD，其中兩個(gè)內(nèi)核被禁用屏蔽，剩下6個(gè)內(nèi)核，共享32MB L3級(jí)緩存。

請(qǐng)注意這只是純理論上的，實(shí)際上某些批次的Ryzen 5 5600X實(shí)際上有兩個(gè)CCD，但是，被屏蔽、禁用了一個(gè)（請(qǐng)參閱下圖）。有部分朋友可能會(huì)非常好奇：明明有兩個(gè)CCD，為什么要禁用一個(gè)呢？答案很簡(jiǎn)單，其中一個(gè)CCD可能存在重大瑕疵，無(wú)法正常使用。

從理論上講，處理器的CCD數(shù)量越多性能越強(qiáng)，但是CCD數(shù)量越多也會(huì)隨之產(chǎn)生一些問(wèn)題?？吹竭@里，有些朋友可能會(huì)認(rèn)為小編下面要提功耗，CCD數(shù)量越多，功耗也就越高。其實(shí)，這只是一方面，另外更重要的問(wèn)題是跨CCD通信延遲，如果解決不到位，這個(gè)值會(huì)很高，影響性能。

在多CCD協(xié)同工作時(shí)，它們之間會(huì)共享很多數(shù)據(jù)，彼此之間需要進(jìn)行頻繁、密切地通信，很顯然，所花費(fèi)的時(shí)間越短性能越高，這個(gè)概念被稱為“跨CCD延遲”。

如果處理器采用單CCD設(shè)計(jì)，或者在單個(gè)CCD內(nèi)部，其內(nèi)部?jī)?nèi)核之間的延時(shí)可能在20至30納秒左右，而跨CCD的延遲可能達(dá)到70至80納秒，這是目前的主流、正常水平。

在Ryzen 9000系列處理器中，高端型號(hào)Ryzen 9 9900X 和 Ryzen 9 9950X也是采用雙CCD設(shè)計(jì)。但是在上市之初，這兩款處理器的跨CCD延遲較高，普遍在180納秒左右（請(qǐng)參閱上圖），這是導(dǎo)致其性能表現(xiàn)不理想的重要原因之一。

在AGESA 1.2.0.2固件中，AMD現(xiàn)在已經(jīng)修復(fù)了這個(gè)bug，跨CCD延遲直接降了一半。根據(jù)第三方評(píng)測(cè)，刷入入新版固件之后，跨CCD延遲僅為75納秒左右（請(qǐng)參閱上圖），已基本與Ryzen 9 7950X和Ryzen 9 7900X持平。

注：在以上兩張圖片中，左上角和右下角代表同CCD內(nèi)部的延遲統(tǒng)計(jì)，左下角和右上角代表跨CCD延遲統(tǒng)計(jì)。

從理論上說(shuō)，跨CCD延遲大幅降低肯定可以提高處理器的性能，但是實(shí)際情況還是取決于具體的應(yīng)用場(chǎng)景。只有在某些高負(fù)荷密集型應(yīng)用中，才會(huì)表現(xiàn)出明顯的性能提升，可能并不適用于游戲，AMD禁止游戲同時(shí)使用兩個(gè)CCD。

綜上所述，AMD聲稱Ryzen 9000系列處理器的實(shí)際性能現(xiàn)在并未完全釋放、發(fā)揮出來(lái)，這一說(shuō)法是可信的，其推出改進(jìn)措施也確實(shí)是行之有效的，并非是花拳繡腿的噱頭，完善的確需要一些時(shí)間。